

$$46 \frac{1}{2} P = 4,9$$

14.1.2013 | 1Eb | Dominic Ganker

~~Stat~~

1a) Um die asynchronen Signale ~~asynchron~~ synchronisieren, muss man vor den entsprechenden Eingang ein zusätzliches D-FlipFlop schalten. Das bewirkt, dass das Signal mindestens einen Takt lang anliegt ✓

1b) Der Eingang eines CMOS weist die Charakteristik eines Kondensators auf. Bei DC-Anwendungen hat dies prinzipiell keine Auswirkungen. Hingegen bei AC-Anwendungen wird dieses Verhalten mit zunehmender Frequenz zum Problem, da diese Kapazität in einer immer kürzeren Zeit auf das gleiche Niveau geladen werden muss. ✓

→ I-lye

1c)

~~Statische Speicher~~

Der Vorteil von statischen gegenüber dynamischen Speichern besteht darin, dass:

- die Daten nicht periodisch aufgefrischt werden müssen ✓
- die Zugriffszeit je nach Technologie nur ein Bruchteil der Zeit bei dynamischen Speichern beträgt ✓
- die Ansteuerung im Vergleich einfach ist ✓

Allerdings haben statische Speicher auch Nachteile:

- niedrigere Integrationsdichte ✓
- nicht für grosse Hauptspeicher ~~aber~~ sondern nur für kleine Zwischenspeicher geeignet ✓

1d) Da sich mit der CPLD-Technik diese logischen Verknüpfungen besonders einfach realisieren lassen.


westhalbe?

14. 1. 2013

1Eb

Dominic Ganker

2a) Kamera → FPGA




$$S_{High} = 2.97V - 1.625V$$

$$S_{High} = 1.345V$$

$$S_{Low} = 0.875V - 0.33V$$

$$S_{Low} = 0.545V$$

FPGA → Kamera



$$S_{High} = 2.1V - 2.31V = -0.21V$$

$$S_{Low} = 0.95V - 0.4V = 0.55V$$

2b) Im ersten Fall (Kamera → FPGA) besteht die Gefahr einer Beschädigung ~~des~~ des FPGA's, da an dessen Eingängen eine höhere Spannung anliegen kann als erlaubt ist


Output Kamera max: 3.3V

Input FPGA max: $VCC + 0.5V = 2.5V + 0.5V = 3V$

Diese Zusammenschaltung der Bauelemente wäre nicht zulässig

Im zweiten Fall (FPGA → Kamera) kann der FPGA einen ~~niedrigeren~~ niedrigeren Spannungspegel als High ausgeben, als die Kamera diesen zuverlässig als Highpegel erkennen kann. Auch diese Zusammenschaltung ist nicht zulässig.

2



2

$$z =$$

14.1.2013

1Eb

Dominic Ganker

3a) $t_{\text{delay}} = t_{\text{setup}} + t_{\text{delay max FF}} + t_{\text{delay max ANDOR}} \cdot 3 + t_{\text{delay max NAND}}$ (Platz zw. Ely. u. FF statt zw. FF u. FF)

$$t_{\text{delay}} = 7 \text{ ns} + 4 \text{ ns} + 18 \text{ ns} + 5 \text{ ns}$$

$$t_{\text{delay}} = \underline{34 \text{ ns}}$$

(11)

3b) $f_{\text{max}} = \frac{1}{t_{\text{delay}}} = \frac{1}{34 \text{ ns}} = \underline{29,41 \text{ MHz}}$ (11)



3c) Die Hold-Zeit wird nicht verletzt, da die Ausgangssignale über mindestens 1 AND und 1 OR Baustein geleitet werden, bevor diese wieder am Eingang eines Flipflops anliegen.

Im schlechtesten Fall würde die Verzögerungszeit $t_{\text{delay min AND}} \cdot 2 = 8 \text{ ns}$ betragen, was die Setupzeit von 6 ns nicht verletzt.

3d) $t_{\text{delay WD}} =$

1)

5a) States



5b)

Statenname	Codierung	Ausgänge			
		MUX	Reset	Preset32	InitFlag
S1 Init	0 0 0	0 0	0	0	0
S2 FlagSend	0 0 1	0 1	1	0	1
S3 DataSend	0 1 0	1 0	0	0	0
S4 CRC Send	0 1 1	1 1	0	1	0
S5 FlagSend	1 0 0	0 1	1	0	1

5c)

Eingänge

States

SendRq	Timeout	S(i)			S(i+1)		
0	X	0	0	0	0	0	0
1	X	0	0	0	0	0	1
X	0	0	0	1	0	0	1
X	1	0	0	1	0	1	0
0	X	0	1	0	0	1	1
1	X	0	1	0	0	1	0
X	0	0	1	1	0	1	1
X	1	0	1	1	1	0	0
X	0	1	0	0	1	0	0
X	1	1	0	0	0	0	0